PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10256417 A

(43) Date of publication of application: 25.09.98

(51) Int. CI

H01L 23/12

(21) Application number: 09052868

(22) Date of filing: 07.03.97

(71) Applicant:

CITIZEN WATCH CO LTD

(72) Inventor:

ISHIDA YOSHIHIRO


(54) MANUFACTURE OF SEMICONDUCTOR **PACKAGE**

(57) Abstract:

PROBLEM TO BE SOLVED: To manufacture CSPs at low cost with high productivity by cutting a circuit board assembly into individual semiconductor packages after forming electrodes on electrodes for external connection formed on a lower face of the circuit board assembly.

SOLUTION: First of all, in a circuit board manufacturing process, a plurality of electrode patterns for forming electrodes 3 for mounting IC chips and a plurality of electrode patterns for forming electrodes 4 for external connection are formed on faces 1A of a circuit board assembly in proper distribution and arrangement. Nextly, IC chips 5 are mounted on the electrode patterns and then are resin-sealed. Nextly comes an electrode formation process wherein electrodes 9 are formed on the electrodes 4 for external connection. A package assembly 20A is thus fabricated. In the next process, the circuit board of the package assembly 20A is cut into separate finished semiconductor packages 20. By this method, in the circuit board assembly, the IC chips 5 can be mounted by a flip chip method with a pitch between adjacent boards being extremely small and therefore a space required for cutting the board assembly into

individual boards is only an extremely small cutting width which is equal to the blade width of a dicing saw and thereby the manufacturing cost can be reduced.



3

公(20) (19) 日本国格群庁 (JP)

開特許公報(A)

(11)特許出職公開 号

特開平10-256417

H01L 23/12

H01L 23/12

(51) Int.C.


平成9年(1997)3月7日 **存置平9-52868** (21) 出版集号 (22) 出版日

東京都田無市本町6丁目1番12号 シチズ 東京都新宿区西新宿2丁目1番1号 **ン時計株式会社田無製造所内** シチズン時計株式会社 石田 芳弘 000001960 (71)田間((72) 免明者

(54) 【発明の名称】 半導体パッケージの製造方法

【課題】 CSPにおいて基板取り個数が少なく、生産 コストが高くなる。

合回路基板1A面に複数個分配列して形成する回路基板 【解決手段】 ICチップ5をフリップチップ実装した 外部接続用電極4を形成するための電極パターンとを集 形成工程と、前記配線パターンに半田パンプ7付きの1 Cチップ5を実装する1Cチップ実装工程と、 腹1Cチ 部接続用電極4にボール電極9を形成する電極形成工程 とによりFC・BGA集合回路基板1Aを形成し、胶F C・BGA集合体1Aを切削して単個の完成FC・BG Aを形成する切削工程とからなるFC・BGAの製造方 しろのみで基板取りが出来る。CSPとして最適な製造 ップ5を封止樹脂8で樹脂封止する封止工程と、前記外 **法である。瞬接する基板とのピッチを著しく狭く、切削** BGA・LGAの製造方法で、前記1C接続用電極3と 方法で、信頼性及び生産性が優れている。



(43)公開日 平成10年(1998) 9月25日 (全 6 頁) **単独部分 未建設 部分型の表10 OT**

特許請求の範囲

「静水項1】 1Cチップをフリップチップ実装した半 算体パッケージの製造方法において、前記1Cチップ実 装用の配線パターンと外部接続用電極を形成するための **電極パターンとを集合回路基板面に複数個分配列して形** Cチップを実装するICチップ実装工程と、眩ICチッ プを樹脂封止する封止工程と、前配外部接続用電極に電 重を形成する電極形成工程とによりパッケージ集合体を 形成し、核パッケージ集合体の回路基板を切削して単個 の完成半導体パッケージを形成する切削工程とからなる 或する回路基板形成工程と、前配配線パターンに前配1

開発は急速に進み、その市場要求が本格化している。

り、ペア・チップと略同じ中法の小型パッケージ、所動 CSP (チップサイズ/スケール・パッケージ) を載む

> する部分に回路パターンが無いことを特徴とする請求項 1 記載の半導体パッケージの製造方法。

「酵水項3】 前記切削工程は、前記パッケージ集合体 **程とからなることを特徴とする請求項1記載の半導体パ** を接着剤で恰具に固定する工程と、切削工程と、刺離工

2mm以下であることを特徴とする請求項1又は3配載 【開水項4】 前記切削工程における切削しろが、0. の半導体ペッケージの製造方法。 形寸法が前記1Cチップ外形の1.2倍以下であること を特徴とする請求項1記載の半導体パッケージの製造方 【請求項6】 前記単個の半導体パッケージは、その回 路基板の外縁から最外周に位置する外部接続用電極の中 心までの距離が、1mm以下であることを特徴とする請 **水項1又は5記載の半導体パッケージの製造方法。**

る1 Cチップを跨いで形成され、抜封止樹脂を切削工程 で同時に切削することを特徴とする請求項1、3又は4 【請求項7】 前記封止工程における封止樹脂が隣接す 配載の半導体パッケージの製造方法。 【請求項9】 前記回路基板は、基材が有機樹脂のみで 形成された樹脂基板であることを特徴とする請求項1記

する請求項1記載の半導体パッケージの製造方法。

[発明の属する技術分野] 本発明は半導体パッケージの

特图平10-256417

ことを特徴とする半導体パッケージの製造方法。

【請求項2】 前記パッケージ集合体の回路基板を切削

ッケージの製造方法。

【請求項5】 前記単個の半導体パッケージは、その外

【静水項8】・前配回路基板は、ガラスファイバーを積 層した樹脂基板であることを特徴とする請求項1配載の 半導体パッケージの製造方法。

【請求項10】 前記1Cチップの接続パターンと外部 **安校用電極が前記回路基板の反対面にあることを特徴と** 散の半導体パッケージの製造方法。

[発明の詳細な説明]

[0001]

製造方法に係わり、更に詳しくはフリップチップ実装し たBGA・LGAの半導体パッケージの製造方法に関す

従来の技術】近年、半導体パッケージの小型化、高密 **度化に伴いペア・チップを直接フェイスダウンで、基板** 上に実装するフリップチップポンディングが開発されて いる。カメラー体型VTRや携帯電路機等の登場によ

解メッキにより銅メッキ層を形成し、前記スルーホール 【0003】 図3は、従来の単個のフリップチップ実数 BGAの製造工程を示す断面図である。図3(a)にお いて、回路基板 1 は略四角形でガラスエポキシ樹脂等よ りなる上下両面に銅箔張りの樹脂基板で、紋樹脂基板に は複数のスルーホール2が切削ドリル等の手段により加 エされる。 前記スルーホール2の壁面を含む基板面を洗 浄した後、前記樹脂基板の全表面に無電解メッキ及び電 2内まで描される。 【0004】 更に、メッキレジストをラミネートし、鷗 光現像してパターンマスクを形成した後、エッチング液 を用いてパターンエッチングを行うことにより、上面倒 にはIC接続用電極3を、下面側にはマトリックス状に パッド電極である外部接続用電極4を形成する。次にソ ルダーレジスト処理を行い、所定の部分にレジスト膜を 形成することにより、前記樹脂基板の下面側には外部接 焼用電極4を腐量するように、マトリックス状に多数の 同一形状の半田付け可能な表面であるレジスト膜関ロ部 を形成することにより回路基板1が完成される。

[0005] 図3(b)、(c)において、前配回路基 別えば、6 / 4 半田の半田ボール 9 をフラックス 1 2 を 坂1の下面側のパッド電極である外部接続用電極4に、 盤布して仮固定する。

【0006】図3 (d) において、1 Cチップ5回に予 **め、前記半田ボール電極を構成する半田ボール9と半田** の組成が同質の6/4半田の半田パンプ7を形成する。 核半田パンプ 7 にフラックス 1 2 を強布した後、図 3

(e) で前記回路基板1の上面側に形成した1C接続用

[0007] 図3(f)において、上記した半田パンプ こより、フラックス12が半田と溶融して、一回のリフ ロー工程で、前記回路基板1の1C接機用電極3に1C 7及び半田ポール9の半田組成が同質の6/4半田のた チップ5を接続すると同時に、外部接続用電極4にマザ め、加熱炉中で210~230。 C程度に加熱すること 一ボード基板接続用の半田ボール電極10を形成する。 監極3に仮固定する。

【0008】図3 (g) において、フリップチップ実装 された I Cチップ5を保護するためにその側面を覆うよ うに、熱硬化性の封止樹脂8でサイドモールドする。前 記ICチップ5の非電極形成面の少なくとも一部は露出 されているので、熱放散性は良好である。以上によりフ リップチップ・キャピティアップBGA13が完成され

【0009】上述したように、単個の半導体パッケージ の製造方法は、生産性が低いことは勿論のこと、LSI のベア・チップと略同じ寸法の小型パッケージであるの S Pにおいては、I Cチップ5と回路基板1の外形の差 が極めて少ないので、樹脂封止の際に封止樹脂8を1C る。また、前記回路基板5の外線から最外周に位置する ボール電極の中心までの距離が無くなると、半田ボール チップ5の下へ注入するのに、注入スペースが無くな 付け時の治具スペースが取れなくなる。

【0010】そこで、上記問題を解決するために多数個 819号公報に開示されている。以下図面に基づいてそ 取りし、高密度実装化した従来技術が特開平8-153 の概要を説明する。

ーホール2を形成後、銅メッキ層を施す工程と、全ての 回路パターンと接続する共通電極14を含む複数個、例 えば3個のBGAを構成する回路パターンを形成する回 路パターン形成工程と、前記回路基板1の上下両面に感 14及び1Cチップ、ポンディングワイヤ、半田パンプ して前記回路基板1の上下両面の既出している電極の網 [0011] 図4において、短冊状の回路基板1にスル 光性樹脂皮膜を施した後、エッチングにより、共通電極 の各接続部を除くようにドライフイルムを形成するドラ イフイルムラミネート工程と、前記共通電極14を利用 メッキ層の表面に、Ni-Auメッキ層を形成する。

aを残すように、ルータ加工により長穴16を穴明けす モールドにより樹脂針止し、回路基板1の下面に半田パ 離するパターン分離工程は、製品分離ライン15の四辺 に沿って、その四隅に回路基板1と連結する連結部15 【0013】製品分離工程は、前配四隣に残した連結部 は狭隘なため、プレス抜き等の切り離し手段で余分な負 る。その後、ワイヤーボンディング及びトランスファー ンプを形成する。

荷をかけることなく極めて容易に分離することにより、 単個のBGAを製造することができる。 [0014]

隊から最外周に位置するボール電極の中心までの距離が 楚が無くなると、製品分離工程でプレス抜き等の切り離 た短冊状の複数個取りする半導体パッケージの製造方法 には次のような問題点がある。即ち、先に述べた単個の 半導体パッケージの製造方法に比較して生産性は若干向 上するが、小型パッケージであるCSPにおいては、回 路基板製造時の基板取り個数が少なく、生産コストが高 くなる。また、前配CSPのように、前記回路基板の外 し手段で分離する時の金型押さえ代が無くなる等の問題 **【発明が解決しようとする課題】しかしながら、前述し**

のであり、その目的は、小型携帯機器等に搭載するCS 【0015】本発明は上記従来の課題に鑑みなされたも

Pの信頼性及び生産性の優れた半導体パッケージの製造 方法を提供するものである。

【課題を解決するための手段】上記目的を達成するため Cチップをフリップチップ実装した半導体パッケージの 製造方法において、前記10チップ実装用の配線パター ンと外部接続用電極を形成するための電極パターンとを 集合回路基板面に複数個分配列して形成する回路基板形 成工程と、前記配線パターンに前記 I C チップを実装す るICチップ実装工程と、該ICチップを樹脂封止する **| は止工程と、前配外部接続用電極に電極を形成する電極** 形成工程とによりパッケージ集合体を形成し、豚パッケ ケージを形成する切削工程とからなることを特徴とする ージ集合体の回路基板を切削して単個の完成半導体パッ に、本発明における半導体パッケージの製造方法は、 ものである。

【0017】また、前記パッケージ集合体の回路基板を **刃削する部分に回路パターンが無いことを特徴とするも** のである。 【0018】また、前配切削工程は、前記パッケージ集 合体を接着剤で治具に固定する工程と、切削工程と、剝 **雄工程とからなることを特徴とするものである。**

[0019]また、前記切削工程における切削しろが、 2mm以下であることを特徴とするものである。

[0020]また、前記単個の半導体パッケージは、そ の外形寸法が前記 I Cチップ外形の1.2倍以下である ことを特徴とするものである。

【0012】次に、共通電極14と回路パターンとを分

【0021】また、前記単個の半導体パッケージは、そ の回路基板の外縁から最外周に位置する外部接続用電極 の中心までの距離が、1mm以下であることを特徴とす るものである。 [0022]また、前記封止工程における封止樹脂が複 数の1Cチップを跨いで形成され、抜封止樹脂を切削工 程で同時に切削することを特徴とするものである。

【0023】また、前記回路基板は、ガラスファイバー と積層した樹脂基板であることを特徴とするものであ [0024]また、前記回路基板は、基材が有機樹脂の みで形成された樹脂基板であることを特徴とするもので

【0025】また、前記1Cチップの接続パターンと外 部接続用電極が前配回路基板の反対面にあることを特徴 とするものである。

0026

アップBGAの製造工程の説明図、図2は図1の完成フ リップチップBGAの断面図である。従来技術と同一部 【発明の実施の形態】以下図面に基づいて本発明におけ 5半導体パッケージの製造方法について説明する。図1 は本発明の実施の形骸で、フリップチップ・キャビティ 材は同一符号で示す。

【0027】先ず図1 (a) 及び (b) に示す多数個取 無電解銅メッキ及び電解銅メッキにより銅メッキ層を形 パターンエッチングを行うことにより、前記集合回路基 3、下面側にパッド電極である外部接続用電極4を形成 あるレジスト膜の開口部を形成し、多数個取りする集合 りする回路基板形成工程は、両面銅扱りされた集合回路 てパターンマスクを形成した後、エッチング液を用いて する。 次にソルダーレジスト処理を行い、 所定の部分に Aの下面側には外部接続用電極4を腐呈するように、マ トリックス状に多数の同一形状の半田付け可能な表面で 成し、更にメッキレジストをラミネートし、鰓光現像し レジスト膜を形成することにより、前記集合回路基板1 基板1Aにスルーホール (図示しない)を形成した後、 板1Aの上面側には複数個分配列した1C接続用電極 回路基板1Aが完成される。

[0028] 図1 (c)、(d) 及び(e) に示す1C チップ実装工程は、先ず、ICウエハー58をパンプエ 程に流して前記ICウエハー5aのパッド電極面に半田 及びメッキパンプ方式等があるが、その中で、パッド電 パッド電極間の狭い配列でパンプを形成することが可能 で、ICチップの小型化には有効な半田バンプの形成手 極位置にレジストにて窓を形成し半田裕槽中に浸摂して は、一般に、スタッドパンプ方式、ボールパンプ方式、 メッキにて半田パンプを形成するメッキパンプ方式は、 パンプ7を形成する。前記半田パンプ7の形成方法に

するので有効である。

【0029】前記半田パンプ7を形成後、前記10ウエ ハー5aを粘着テープ等で貼着した状態で、所定のチッ プサイズにダイシングソー等の装置でウェハーの厚みを フルカット方式でX、Y方向に切断した後、ICチップ 5を単体に分割する。

4の回路基板1上の所定位置に搭載した後、半田リフロ 【0030】前記半田パンプ付き1Cチップ5、又は前 述した集合回路基板1Aの前配配線パターンの所定位置 プ5を1個づつ複数個分配列した集合回路基板1Aの個 にフラックスを盤布して、単体に分割した前配1Cチッ 一工程を経て、フリップチップ実装を行う。

【0031】図1(f)に示す対止工程は、熟硬化性の った状態で、サイドポッティングにより一体的に樹脂封 【0032】図1 (g) に示すボール電極を形成するボ 対止構脂7で前配隣接する複数個の1Cチップ5に時が 止することにより、I Cチップ5はフェイスダウンで集 一ル形成工程は、前記集合回路基板 1 A の個々の回路基 半田ボールを配置してリフローすることによりボール電 板1の下面側に形成された外部接続用電極4の位置に、 合回路基板1Aの個々の回路基板1上に固定される。

プ等の固定手段で治具に固定した後、ダイシングソー等 【0033】図1 (h) に示す切削工程は、前記フリッ プチップBGA集合体20Aを接着剤又は両面粘着テー

の切削手段で、X、Y方向に単個に切削、分割し、路路 彼等により前配治具から剥離することにより、単個のフ リップチップBGA20が完成する。

特图平10-256417

3

[0034] 前記切削工程において、従来のワイヤーボ ンディングの場合は電気メッキ用共通電極があり、切削 すると共通電極が残ることと、パターンが刺離してその 心理が面倒であったが、前配回路基板 1 はフリップチッ プのプロセスの場合は無電解で処理できるので、この場 合は網箔パターンが外形サイドに出ていない。 切削部分 に回路パターンが無いのでパターンの影響、めくれ等の 面倒な問題が生じない。

【0035】また、切削工程における切削しろは、従来 の短冊状の製品分離工程でのプレス抜き等の切断幅、例 えば1mm程度とは異なり、例えばO.2mm以下と少 なく、前記集合回路基板1Aの場合、前配ダイシングソ **ーのブレードの幅による切削しろのみで基板取りが出来** Y方向に直交して切削できるので、基板単価を更に低減 るので、隣接する基板とのピッチを巻しく狭くすること が可能である。従って、基板取り偶数が増加する。ま た、正方形又は矩形形状のパッケージにおいては、X、

【0036】上述のように切削しろが究極の取りしろの ため、単個の完成フリップチップBGA20は、図2に 示すように、そのパッケージの外形寸法D1が1Cチッ プ5の外形寸法D2の1.2倍以下にすることが可能で ある。従って、CSPとして徴足できるものである。

【0037】前記ボール形成工程において、前配集合回 路基板1Aの状態で半田ポール付けを行うので、ポール ップBGA20は、図2に示すように、その外段から股 外周に位置するボール電極9の中心までの距離Pが1 m m以下とすることが可能である。従って、CSPとして 付け時の治具しろは不要となり、単個の完成フリップチ 類尾できるものである。

[0038] 前記樹脂封止において、封止樹脂7が複数 **新脂封止の際に封止樹脂を隣接するICチップ5の下へ** 注入するのに注入スペースが探り易い。 前記1Cチップ 5 間を跨いでいる前記封止樹脂7は前記切削工程で同時 の解接する I Cチップ 5を踏いで形成されているので、 に切削することができる。

【0039】前配回路基板1の基材を、ガラスファイバ の緑幅を細くして高密度化でき、集合回路基板にして多 -を積層した樹脂基板にすることにより、配線パターン 数御取りすることにより、更に安価に製造することがで [0040] 前記回路基板1の基材を、有機樹脂のみで **珍成した樹脂基板にすることにより、上配ガラスファイ** パーを積層した回路基板に比較して、超薄型にすること **【0041】前記CSPとしては一般的に、前記1Cチ** ップ接続用電極3とボール電極9が前配回路基板1の反 特開平10-256417

9

[図3]

[図1]

[0042]以上、フリップチップ実装したBGAにつ いて説明したが、パッケージの底面に平らな電極 (ラン ド)をアレイ状に形成したLGAについても全く同様で あるので、その説明は省略する。

[発明の効果] 以上説明したように、本発明の半導体パ ッケージの製造方法によれば、前記集合回路基板の上面 [0043]

側に複数個分配列して回路基板にICチップをフリップ チップ実装し、封止樹脂でサイドモールドして、下面側 の外部接続用電極に電極形成後、切削して単個の半導体 パッケージを製造することにより、CSPの生産性が優 【0044】フリップチップ実装のプロセスで無電解メ ッキ処理ができるので、切削部分に回路パターンが無 れ、安価に生産することができる。

く、切削によるパターンの剥離、めくれ等き面倒な処理 [0045] 切削工程は、パッケージ集合体の状態で、 は不要である。

冶具に固定、切削、剥離を行うので、回路基板を歩留り 良く活用することができる。

【0046】切削しろが0.2mm以下と少なく、ブレ おいては、X、Y方向に直交して切削できるので、基板 隣接する基板とのピッチを著しく小さく、基板取り個数 が増加する。また、正方形又は矩形形状のパッケージに ードの幅による切削しろのみで基板取りが出来るので、 単価を低減するのに有効である。

2倍以下である。また、パッケージの外線から最外周の 外部接続用電極き中心までの距離が1mm以下であるこ 【0047】パッケージの外形がICチップ外形の1. とは、CSPとして満足できるものである。

【0048】 封止樹脂が隣接する I Cチップを略いで形 成されているので、樹脂封止の際に注入スペースが採り **易い。封止樹脂を切削工程で同時に切断できる。**

【0049】回路基板の基材をガラスファイバーを積層 することにより、安価になる。また有機樹脂のみにする ことにより、極薄にすることが可能である。

[0050] 以上述べたように、集合回路基板により1 Cチップを隣接する基板とのピッチを著しく狭くフリッ る究権の切削しろのみで基板取りが出来るので、生産コ ストは低減する。小型携帯機器等に搭載するCSPの信 プチップ実装して、ダイシングソーのブレードの幅によ 類性及び生産性の優れた半導体パッケージの製造方法を 提供することが可能である。

[図面の簡単な説明]

【図2】図1の単個の完成フリップチップBGAの断面 【図1】本発明の実施の形態に係わるフリップチップ キャビティアップBGAの製造工程の説明図である。 図である。

【図3】従来の単個のフリップチップ・キャビティアッ

【図4】従来の短冊状のBGAの平面図である。 プBGAの製造工程の要部断面図である。

[符号の説明] 回路基板 1A 集合回路基板

3 1 C接続用電極

1 外部接続用電極

1Cチップ

半田ベング 封止樹脂

20 フリップチップBGA ボール館板

20A フリップチップBGA集合体

D1 パッケージ外形 中沿


P パッケージの外線から最外周のボール電極の中心ま D2 1Cチップ外形寸法

たの田籍

[図2]

4.9中部地田巴西 3 |回路域 IC 田利用電板 ٤ Ē Ξ 9 に指権用的な 9 AC-16 数 ਉ <u>e</u> 一件更ひが - 5a IChx/v-6 14集合回路基权 Ē

[図4]



ā 5

9